Chuyển mạch biến tần SiC ở tần số 10–100 kHz: Tại sao ký sinh thanh cái lại quan trọng

Thanh cái biến tần SiC không chỉ đơn giản là một dây dẫn có điện trở-thấp. Trong quá trình chuyển đổi tần số-cao, thanh cái tạo thành một phần của vòng chuyển mạch và độ tự cảm ký sinh của nó trực tiếp góp phần gây ra hiện tượng vọt lố điện áp theo V=L × di/dt. Đối với bộ biến tần kéo EV, mục tiêu thiết kế thực tế thường là duy trì đường chuyển mạch-dòng điện cao dưới 10 nH, đồng thời duy trì đường rò, khe hở, độ tăng nhiệt độ và khả năng chịu cơ học được kiểm soát.

 

Đối với Bộ thanh cái biến tần SiC tùy chỉnh, thiết kế điện, nhiệt và cơ khí phải được phát triển thành một cấu trúc: lựa chọn đồng C1100, hình học nhiều lớp, cách điện, hàn laze hoặc hàn điện trở, tích hợp tụ điện liên kết DC- và định vị cảm biến-dòng điện đều ảnh hưởng đến hiệu suất vòng lặp chuyển mạch-cuối cùng.
 

 

 

MOSFET SiC có thể chuyển đổi nhanh hơn đáng kể so với IGBT silicon thông thường. Kết quả là di/dt cao làm lộ ra điện cảm ký sinh có thể có tác động hạn chế ở các giai đoạn công suất tần số-thấp hơn.

 

Điện áp cảm ứng có thể được biểu thị như sau:

 

Vₗ=Lₚ × di/dt

Ở đâu:

Điện áp cảm ứng ký sinh Vₗ =
Lₚ=điện cảm vòng lặp ký sinh
di/dt=tốc độ quay hiện tại

 

Ví dụ, nếu một vòng chuyển mạch có độ tự cảm ký sinh là 20 nH và dòng điện thay đổi ở mức 2 kA/µs thì mức đóng góp của điện áp cảm ứng là khoảng 40 V.

 

Do đó, việc giảm diện tích vòng lặp vật lý và từ trường đối lập bên trong ngăn xếp thanh cái có thể làm giảm tình trạng vượt quá mức chuyển đổi mà không làm tăng định mức điện áp bán dẫn.

 

 

Đồng cao cấp C1100/C11000 không chứa oxy hoặc bền điện phân{3}}được sử dụng rộng rãi để xây dựng thanh cái có dòng điện cao-vì khả năng dẫn điện và tạo hình cao.

 

Vật liệu	Độ dẫn điển hình	Ưu điểm chính	Ứng dụng thanh cái điển hình
Đồng C1100	~97–100% IACS	Điện trở DC thấp	DC-Đường dẫn nguồn liên kết và biến tần
C1020 Oxy-Đồng tự do	~100% IACS	Độ dẫn điện cao, hàm lượng oxy thấp	Thiết bị điện tử có công suất dòng điện-cao
Đồng thau C2680	~25–30% IACS	Độ bền cao hơn, khả năng định hình	Thiết bị đầu cuối, khung, phần cứng
Nhôm 6061	~40% IACS	Mật độ thấp, cường độ kết cấu	Dây dẫn nhạy cảm với trọng lượng{0}}

 

Đối với biến tần SiC có dòng điện-cao, đồng C1100 thường được chọn làm đường dẫn dòng điện sơ cấp, trong khi đồng thau hoặc thép mạ có thể được sử dụng cho các bộ phận lắp đặt cơ học trong đó độ dẫn điện là phụ.

 

Độ dày đồng không được chọn chỉ từ đánh giá hiện tại. Thiết kế phải tính đến:

RMS hiện tại
dòng điện xung
chu kỳ nhiệm vụ
tăng nhiệt độ cho phép
nhiệt độ môi trường xung quanh
giao diện làm mát
chiều rộng và độ dày dây dẫn
hiệu ứng lân cận
sức đề kháng của khớp
độ dày mạ

 

 

Một thanh cái nhiều lớp chứa nhiều lớp dẫn điện được ngăn cách bởi vật liệu điện môi. Sự thay đổi kích thước trong mỗi lớp đồng tích tụ tại các lỗ lắp, giao diện đầu cuối và điểm kết nối tụ điện.

 

Đối với các bộ phận chính xác, việc kiểm soát kích thước có thể được thiết lập thông qua:

Dập khuôn lũy tiến
Gia công thứ cấp CNC
Trong-sự tán đinh
đúc tiền
Uốn chính xác
Cắt tỉa bằng laser
Kiểm tra CMM

Tùy thuộc vào hình học, có thể đạt được dung sai kích thước ±0,01–0,05 mm trên các chi tiết được kiểm soát, trong khi dung sai bộ phận hình thành tổng thể-phải được xác định theo độ dày vật liệu, bán kính uốn cong và điều kiện gia công.

 

Bản vẽ kỹ thuật cần phân biệt giữa:

 

Kích thước giao diện điện
Kích thước định vị cơ học
Các phương diện phi chức năng
Yêu cầu về độ phẳng
Dung sai vị trí lỗ
Yêu cầu về mốc hàn

 

 

 

Cấu trúc điện cảm thấp{0}}hiệu quả nhất thường đạt được bằng cách đặt các đường dẫn dòng điện đi và về gần nhau về mặt vật lý.

 

Cấu trúc nhiều lớp có thể định vị các dây dẫn dương và âm trong các lớp liền kề:

 

Cu (+) / Điện môi / Cu (-)

 

Các hướng dòng điện ngược nhau tạo ra từ trường triệt tiêu một phần. Điều này làm giảm diện tích vòng lặp và do đó làm giảm độ tự cảm ký sinh.

 

Đối với thiết kế thanh cái tần số cao-, các thông số sau yêu cầu mô phỏng điện và xác minh vật lý:

Khoảng cách dây dẫn
Độ dày đồng
Sắp xếp lớp
Hình học thiết bị đầu cuối
Hướng hiện tại
Vùng chồng chéo
Vị trí qua hoặc chốt
DC-Khoảng cách tụ điện liên kết
Khoảng cách mô-đun bán dẫn
Vị trí cảm biến
Giải phóng mặt bằng nhà ở
 

 

Việc tăng độ dày đồng sẽ làm giảm điện trở DC nhưng không tự động tạo ra độ tự cảm vòng lặp chuyển mạch{0}}thấp nhất.

 

Một tấm đồng dày 5 mm-vẫn có thể biểu hiện độ tự cảm vòng lặp quá mức nếu các dây dẫn dương và âm được tách biệt về mặt vật lý.

 

Thông số thiết kế	Hướng-điện cảm thấp	Lý do điện
Khoảng cách dương/âm	Giảm thiểu	Giảm diện tích vòng lặp
Sự chồng chéo đường dẫn-hiện tại	Tối đa hóa	Cải thiện khả năng khử từ trường
DC-Khoảng cách tụ điện liên kết	Giảm thiểu	Rút ngắn vòng lặp giao hoán
Chuyển đổi thiết bị đầu cuối	Nhỏ gọn	Giảm sự gián đoạn quy nạp cục bộ
Độ dày đồng	Tối ưu hóa	Kiểm soát điện trở và tải nhiệt
uốn cong	Giảm thiểu chuyển tiếp đột ngột	Giảm sự đông đúc hiện tại
Vị trí dây buộc	Gần giao diện hiện tại	Hạn chế trở kháng khớp

 

Mục tiêu thiết kế thực tế phải được thiết lập từ tốc độ chuyển mạch biến tần, định mức điện áp bán dẫn, độ vọt lố cho phép và dạng sóng chuyển mạch đo được thay vì từ số điện cảm chung.

 

 

Lớp điện môi giữa các dây dẫn đồng phải chịu được cả điện áp DC liên tục và các chuyển mạch chuyển mạch lặp đi lặp lại.

 

Các biến số thiết kế cách nhiệt điển hình bao gồm:

 

màng PET
phim PI
Sơn bột Epoxy
Hệ thống polyimide
Cấu trúc cách nhiệt đúc

 

Mức chịu đựng điện môi yêu cầu phụ thuộc vào điện áp hệ thống, điện áp quá độ, độ dày cách điện, đường rò, khe hở không khí và điều kiện môi trường.

 

A material specification such as dielectric breakdown strength >15 kV/mm không nên được coi là thiết kế cách điện hoàn chỉnh. Tổ hợp hoàn thiện cũng phải được xác nhận về khả năng chịu điện môi, phóng điện cục bộ nếu có, lão hóa nhiệt và tính toàn vẹn cơ học.

 

 

Đối với biến tần EV hoạt động ở điện áp vài trăm volt DC, không thể xác định khoảng cách cách điện chỉ từ độ dày lớp phủ.

Thiết kế nên xem xét:

 

Điện áp làm việc
Loại quá áp
Mức độ ô nhiễm
Nhóm vật liệu
Độ cao
CTI
Khoảng cách đường rò
Khoảng cách giải phóng mặt bằng
Chuyển đổi biên độ thoáng qua

 

UL 94 V-0 có thể xác định đặc tính dễ cháy của vật liệu cách điện nhưng nó không thay thế sự phối hợp cách điện theo các yêu cầu hệ thống hiện hành như IEC 60664-1.

 

Yêu cầu đánh giá và báo giá DFM miễn phí

 

 

Thanh cái biến tần SiC có thể hoạt động ở nhiệt độ trung bình vừa phải trong khi phát triển các điểm nóng cục bộ trên 200 độ gần các thiết bị đầu cuối, mối hàn hoặc chuyển tiếp dòng điện hẹp.

 

Vấn đề về nhiệt thường xảy ra do điện trở cục bộ chứ không phải do tổng tiết diện đồng -không đủ.

Gia nhiệt Joule như sau:

 

P = I²R

Một sự gia tăng nhỏ điện trở ở khớp sẽ tạo ra sự tăng nhiệt độ lớn hơn một cách không cân xứng ở dòng điện cao.

Ví dụ, ở 500 A, điện trở khớp chỉ 100 µΩ sẽ tạo ra:

 

P = 500² × 0.0001 = 25 W

25 W đó tập trung ở một giao diện tương đối nhỏ thay vì phân bổ trên toàn bộ thanh cái đồng.

 

 

Đối với các cụm thanh cái có dòng điện cao-, điện trở khớp phải được kiểm soát thông qua khả năng xử lý thay vì chỉ kiểm tra bằng mắt.

Các công nghệ nối có thể áp dụng bao gồm:

 

Hàn laze

Hàn điện trở

hàn TIG

hàn

Hàn khuếch tán phân tử

Mối nối điện bắt vít

Giao diện dẫn điện đinh tán

 

Phương pháp tham gia	Sức mạnh điển hình	Nhiệt-Vùng bị ảnh hưởng	Kiểm soát kích thước	Ứng dụng phù hợp
Hàn laze	Cao	Thấp	Cao	Thiết bị đầu cuối thanh cái Cu
Hàn điện trở	Cao	Đã bản địa hóa	Cao	Tab và dây dẫn mỏng
Lò hàn	Cao	Tiếp xúc nhiệt rộng	Trung bình	Cụm đồng phức tạp
Hàn khuếch tán phân tử	Chất lượng giao diện rất cao	Rất thấp	Cao	Cấu trúc nhiều lớp chính xác
Mối nối bắt vít	Có thể sử dụng cơ khí	Không có	Trung bình	Kết nối có thể tháo rời

 

Đối với hàn laser đồng-với-đồng, độ hấp thụ chùm tia thấp hơn đáng kể so với nhiều loại thép. Do đó, điều kiện bề mặt, bước sóng, mật độ năng lượng, khí bảo vệ, khe hở và sự thoát nhiệt đòi hỏi phải phát triển quy trình.

 

 

Một chương trình xác nhận sản xuất nên kết hợp các phép đo kích thước và nhiệt.

Một trình tự xác nhận điển hình bao gồm:

 

Kiểm tra CMM vị trí đầu cuối và độ phẳng.

Bốn-đo điện trở dây của các mối nối điện.

Đo cặp nhiệt điện hoặc RTD tại các vị trí xác định.

Hình ảnh nhiệt hồng ngoại dưới dòng điện đại diện.

Đi xe đạp nhiệt.

Thử nghiệm khả năng chịu điện môi.

Kiểm tra mặt cắt ngang của mối hàn.

Thử nghiệm kéo hoặc cắt phá hủy nếu có.

 

Không nên sử dụng hình ảnh nhiệt làm phương pháp chấp nhận duy nhất vì độ phát xạ thay đổi đáng kể giữa đồng trần, đồng mạ, lớp phủ và bề mặt oxy hóa.

 

 

Đồng có hệ số giãn nở nhiệt khoảng 16,5–17 ppm/độ. Chất cách điện polyme và các thành phần kim loại liền kề thường có hệ số khác nhau.

 

Do đó, chu kỳ nhiệt độ lặp đi lặp lại tạo ra ứng suất cơ học ở:

giao diện hàn
giao diện đinh tán
ranh giới lớp phủ
bu lông đầu cuối
giao diện tụ điện
điểm gắn cảm biến

 

Ngăn xếp thanh cái phải được thiết kế sao cho sự giãn nở nhiệt không truyền ứng suất quá mức vào các đầu cực của tụ điện liên kết DC hoặc mô-đun bán dẫn biến tần.

 

 

 

Việc tích hợp thanh cái với tụ điện liên kết DC và cảm biến dòng điện có thể rút ngắn vòng nguồn và giảm số lượng lắp ráp.

Tuy nhiên, tích hợp cơ học đưa ra những hạn chế bổ sung.

 

Thanh cái phải đồng thời thỏa mãn:

Công suất dòng điện
Độ tự cảm lạc thấp
Căn chỉnh cực tụ điện
Căn chỉnh khẩu độ cảm biến
điều khiển từ trường-
Đường rò và khe hở
Giao diện nhà ở
Dung sai lắp ráp
Khả năng phục vụ

 

 

Tụ điện liên kết DC- phải được đặt ở vị trí càng gần với tầng nguồn chuyển mạch càng tốt.

 

Mục tiêu là giảm thiểu-vòng lặp tần số cao:

 

DC-Tụ liên kết → thanh cái dương → mô-đun SiC → thanh cái âm → DC-Tụ liên kết

 

Việc tăng khoảng cách vật lý giữa các phần tử này sẽ làm tăng chiều dài dây dẫn và diện tích vòng dây.

 

Vì lý do này, một thanh cái có điện trở thấp-nhưng dài về mặt vật lý có thể hoạt động kém hơn khi chuyển đổi SiC nhanh so với thiết kế có điện trở cao hơn một chút nhưng được ép chặt.

 

 

Cảm biến hiện tại có thể sử dụng hiệu ứng Hall-, cổng thông lượng, dòng điện xoay chiều hoặc các công nghệ cảm biến khác.

 

Hình dạng thanh cái xung quanh cảm biến phải được duy trì kiểm soát:

 

Vị trí dây dẫn
Độ hở khẩu độ cảm biến
sự đối xứng từ trường-
Cố định cơ học
Khoảng cách cách nhiệt
Cách ly nhiệt

 

Đối với hệ thống đo lường dòng điện dựa trên{0}}shunt, hệ số điện trở và nhiệt độ của shunt là một phần của cấu trúc đo lường.

 

Đối với cảm biến dòng điện từ, vị trí dây dẫn so với phần tử cảm biến có thể ảnh hưởng đến từ trường mà cảm biến nhìn thấy.

 

Do đó, bản vẽ thanh cái phải bao gồm các tham chiếu dữ liệu cảm biến rõ ràng thay vì dựa vào dung sai lắp ráp chung.

 

 

Chất lượng hàn laser phụ thuộc rất nhiều vào hình dạng của mối hàn.

 

Đối với cụm thanh cái bằng đồng, cửa sổ quy trình sẽ kiểm soát:

 

Khe hở chung

Độ sạch bề mặt

Độ dày đồng

Điều kiện mạ

Công suất laze

Tốc độ hàn

Đường kính chùm tia

Vị trí lấy nét

Khí bảo vệ

Áp suất kẹp

 

Mối hàn ổn định phải được xác nhận thông qua các mặt cắt-kim loại thay vì chỉ hình thức bên ngoài.

 

Tải xuống Thông số kỹ thuật thiết kế thanh cái

 

 

Đối với các chương trình ô tô, chỉ hiệu suất điện không quyết định mức độ sẵn sàng sản xuất.

 

Gói xác nhận sản xuất có thể bao gồm:

DFMEA

PFMEA

Kế hoạch kiểm soát

Sơ đồ quy trình

MSA

SPC

Nghiên cứu năng lực

Báo cáo kiểm tra kích thước

Giấy chứng nhận vật liệu

Xác nhận mối hàn

Dữ liệu điện trở

Kết quả chịu điện môi

Kết quả kiểm tra nhiệt

Thông tin quan trọng liên quan đến IMDS{0}}nếu có

Quy cách đóng gói

Hồ sơ truy xuất nguồn gốc

 

 

Các đặc tính quan trọng-đối với-chất lượng phải được xác định trước khi sản xuất hàng loạt.

 

Các đặc điểm CTQ điển hình bao gồm:

Vị trí lỗ
Độ phẳng của thiết bị đầu cuối
Độ dày đồng
Độ dày cách nhiệt
Sự xuyên thấu của mối hàn
Độ bền mối hàn
Sức cản chung
Độ dày mạ
Chịu được điện môi
Căn chỉnh cảm biến

 

Để có quy trình sản xuất hàng loạt ổn định,{0}}khách hàng có thể chỉ định Cpk Lớn hơn hoặc bằng 1,33 hoặc giá trị cao hơn cho các đặc tính quan trọng được chỉ định.

Yêu cầu thực tế phải tuân theo thỏa thuận chất lượng và kế hoạch kiểm soát của khách hàng thay vì áp dụng một ngưỡng khả năng chung.

 

 

Khi chỉ định giao diện mạ bạc, độ dày lớp mạ phải được xác minh bằng phương pháp đo thích hợp như XRF.

Thông số kỹ thuật danh nghĩa như lớp mạ 3–5 µm Ag phải đi kèm với:

Đặc điểm vật liệu cơ bản

Đặc điểm kỹ thuật của tấm lót

Độ dày cục bộ tối thiểu

Vị trí đo

Chuẩn bị bề mặt

Yêu cầu bám dính

Yêu cầu ăn mòn

Đối với thanh cái bằng đồng, lớp mạ thường được áp dụng cho các vùng tiếp xúc điện xác định thay vì tự động trên toàn bộ bộ phận.

 

 

Bảng dữ liệu vật liệu cung cấp điểm khởi đầu. Xác nhận sản xuất phải đánh giá thanh cái đã hoàn thành.

Chương trình thử nghiệm có thể bao gồm:

 

Bài kiểm tra	Mục Đích Chính	Điểm kiểm soát điển hình
Chịu được điện môi	Cách điện	Không có sự cố
Điện trở cách điện	Kiểm soát rò rỉ	đặc điểm kỹ thuật của khách hàng
Sức cản chung	Mất điện	µΩ-đo mức
tăng nhiệt	sinh nhiệt	Xác định dòng điện/tải
Mặt cắt ngang mối hàn	Chất lượng tổng hợp	Tiêu chí thâm nhập/khiếm khuyết
Kiểm tra CMM	Sự phù hợp về chiều	Dung sai bản vẽ
Độ dày mạ	Độ bền liên hệ	Đo XRF
Đi xe đạp nhiệt	Độ bền giãn nở	Hồ sơ nhiệt độ được xác định
Rung	Độ bền cơ học	Hồ sơ phương tiện/hệ thống

 

 

Dây chuyền sản xuất cụm thanh cái EV phải duy trì khả năng truy xuất nguồn gốc từ nguyên liệu đầu vào cho đến bước kiểm tra cuối cùng.

 

Một chuỗi truy xuất nguồn gốc điển hình là:

 

Cuộn dây đồng → Lô dập → Tạo hình → Hàn → Làm sạch → Cách nhiệt → Mạ → Lắp ráp → Kiểm tra điện → Kiểm tra lần cuối

Sau đó, dữ liệu quy trình có thể được liên kết với lô sản xuất, máy móc, tình trạng dụng cụ, người vận hành và hồ sơ kiểm tra.

 

 

Chiến lược gia công nên bắt đầu với kiến ​​trúc lắp ráp cuối cùng thay vì chỉ đơn giản là tạo lại cấu hình 2D.

 

Trước khi chế tạo khuôn, việc xem xét kỹ thuật nên đánh giá:

Bố cục dải

Sử dụng vật liệu

hướng hạt

Trình tự uốn cong

Mùa xuân trở lại

Tải trọng xuyên thủng

Tải hình thành

Lựa chọn thép công cụ

Bề mặt mòn

hướng Burr

Chiến lược dữ liệu

Đồ hàn

Thiết bị kiểm tra

 

Đối với thanh cái bằng đồng, hướng gờ có thể có ý nghĩa quan trọng về mặt điện và cơ học khi mép dập nằm gần lớp cách điện hoặc dây dẫn khác.

 

 

Tuổi thọ dụng cụ không thể được đảm bảo từ số hành trình chung.

Cuộc sống thực tế phụ thuộc vào:

Độ cứng đồng

Độ dày dải

Khoảng hở cắt

Cú đấm hình học

Vật liệu khuôn

Lớp phủ

Tốc độ nhấn

Bôi trơn

Phần hình học

Khoảng thời gian bảo trì

Do đó, việc gia công dụng cụ phải được giám sát thông qua các giới hạn mài mòn đã xác định và tiêu chí bảo trì phòng ngừa-thay vì chỉ dựa vào số hành trình tích lũy.

 

 

Quá trình phát triển thanh cái SiC đáng tin cậy nên sử dụng cả mô phỏng và đo lường vật lý.

 

Trình tự kỹ thuật có thể được cấu trúc như sau:

 

Kiến trúc điện → Bố trí thanh cái 3D → Mô phỏng điện từ → Mô phỏng nhiệt → DFM → Dụng cụ → Nguyên mẫu → CMM → Xác thực mối hàn → Kiểm tra điện → Kiểm tra nhiệt → PPAP

 

Điểm quan trọng là tổ hợp đo được phải tương quan với mô hình điện ban đầu.

 

Vòng lặp 8 nH mô phỏng là không đủ nếu tổ hợp được sản xuất có kích thước 18 nH do hình dạng đầu cuối, phần cứng lắp hoặc chuyển tiếp đầu nối đã bị loại khỏi mô hình.

 

 

Mô hình nên bao gồm:

 

Dây dẫn đồng

Chuyển đổi thiết bị đầu cuối

Vùng hàn

Điểm kết nối tụ điện

Giao diện mô-đun bán dẫn

Chốt nơi liên quan đến điện

Đường dẫn trở lại

Cấu trúc cảm biến nơi nó ảnh hưởng đến phân phối hiện tại

 

Để phân tích-tần số cao, mô hình điện từ 3D hoàn chỉnh sẽ được ưu tiên hơn là tính toán điện trở DC đơn giản

 

 

Đo điện trở nên sử dụng phương pháp bốn{0}} dây Kelvin trong đó điện trở đang được đặc trưng là thấp.

Các phép đo cần chỉ rõ:

 

Kiểm tra hiện tại

Điểm đo

Nhiệt độ môi trường xung quanh

Nhiệt độ thanh cái

Thời gian ổn định

Cấu hình liên hệ

 

Vì điện trở đồng thay đổi theo nhiệt độ nên dữ liệu điện trở không có nhiệt độ thử nghiệm xác định sẽ có giá trị kỹ thuật hạn chế.

 

 

Thanh cái bằng đồng tùy chỉnh cho các ứng dụng Ổ đĩa điện phải được coi là một bộ phận điện từ, nhiệt và cơ khí thay vì một bộ phận bằng đồng được đóng dấu.

 

Đối với bộ biến tần kéo SiC, các ưu tiên kỹ thuật có thể đo lường được:

<10 nH target for the defined high-frequency commutation loop
Độ dẫn điện của đồng 97–100% IACS tùy theo loại
Mức kháng cự µΩ-được kiểm soát
Khả năng nhiệt cục bộ trên 200 độ theo yêu cầu của hệ thống
Xác định độ bền điện môi và sự phối hợp cách điện
Kiểm soát ±0,01–0,05 mm trên các tính năng chính xác được chọn khi thiết kế cho phép
Xác minh kích thước dựa trên CMM-
Xác nhận mối hàn kim loại
Xác minh độ dày lớp mạ XRF-
Kiểm soát sản xuất IATF 16949
Tài liệu PPAP cấp 3 khi được khách hàng chỉ định

 

Thanh cái chính xác là thanh cái có mô hình điện, mô hình nhiệt, quy trình sản xuất và dữ liệu kiểm tra hội tụ các yêu cầu thiết kế giống nhau.

 

 

Những tài liệu nào thường được bao gồm trong gói PPAP Cấp 3 cho thanh cái biến tần EV SiC?

Gói PPAP Cấp 3 thường bao gồm PSW, bản vẽ, hồ sơ vật liệu, kết quả kích thước, PFMEA, Kế hoạch kiểm soát, quy trình xử lý, MSA, nghiên cứu năng lực và báo cáo xác nhận áp dụng.

 

Mất bao lâu để tạo ra một thanh cái biến tần bằng đồng tùy chỉnh và lấy mẫu nguyên mẫu T1?

Chu kỳ phát triển T1 điển hình có thể được lên kế hoạch trong khoảng 20–30 ngày, tùy thuộc vào hình học, độ phức tạp-của khuôn, thiết bị hàn, tính sẵn có của vật liệu và sự phê duyệt bản vẽ của khách hàng.

 

Độ dày lớp mạ bạc được xác minh như thế nào trên thiết bịthiết bị đầu cuối thanh cái đồng?

Độ dày lớp mạ bạc thường được xác minh bằng phép đo XRF tại các vị trí kiểm tra xác định. Bản vẽ phải chỉ rõ các yêu cầu về độ dày tối thiểu, diện tích đo, lớp nền và tấm lót.